This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

		9		
	y		•	
•				
				*
	•			
-X-	à.		·	

```
DIALOG(R) File 351: Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.
010515677
             **Image available**
WPI Acc No: 1996-012628/199602
XRAM Acc No: C96-004110
XRPX Acc No: N96-010775
  Flat cold cathode electron emitter for e.g. flat image displays - has
  flat substrate, low work function electron emission layer and apertured
  conductive contact, insulation and gate layers.
Patent Assignee: MOTOROLA INC (MOTI
Inventor: MOYER C D
Number of Countries: 005 Number of Patents: 005
Patent Family:
Patent No
              Kind
                     Date
                             Applicat No
                                            Kind
                                                   Date
                                                            Week
EP 685869
               A1 19951206 EP 95108078
                                                 19950526 199602 B
                                            Α
US 5473218
               Α
                   19951205 US 94251415
                                             Α
                                                 19940531 199603
TW 267234
               A
                   19960101 TW 95103854
                                             Α
                                                 19950419 199612
                   19960227 JP 95151157
JP 8055564
               Α
                                             Α
                                                 19950526 199618
EP 685869
               B1 19980923 EP 95108078
                                             Α
                                                 19950526 199842
Priority Applications (No Type Date): US 94251415 A 19940531
Cited Patents: EP 520780
Patent Details:
Patent No Kind Lan Pg
                         Main IPC
                                     Filing Notes
             A1 E 13 H01J-001/30
   Designated States (Regional): FR NL
US 5473218
              A
                     9 H01J-019/00
JP 8055564
              Α
                     9 H01J-001/30
EP 685869
              B1 E
                       H01J-001/30
   Designated States (Regional): FR NL
TW 267234
             Α
                       H01J-019/24
Abstract (Basic): EP 685869 A
        Flat cold-cathode electron emitter has: substrate 933); low work
    function electron emission material layer (34); contact conductive
    layer (35) having aperture (37); insulating layer (38) having aligned
    aperture (39); and conductive gate layer (40). The electron emission
    material pref. has a work function of less than 1.0 eV, and is pref.
    diamond, (non-crystalline) diamond-like carbon or AlN.
        USE - Esp. is flat field emission displays.
        ADVANTAGE - Extraction electrode current is reduced, dielectric
    breakdown is reduced, electron injection into surrounding dielectrics
    is reduced and the emitter operates with improved efficiency.
        Dwg.3/10
Abstract (Equivalent): US 5473218 A
        A flat, cold-cathode electron emitter comprising;
        a substrate having a relatively flat surface;
        a low work function electron emission material layer for emitting
    electrons supported on the surface of the substrate;
        a contact conductive layer disposed on the low work function
    electron emission material layer and having an aperture defined through
        an insulating layer disposed on the contact conductive layer and
   having an aperture defined through it in peripheral alignment with the
    aperture in the contact conductive layer; and
```

a conductive gate layer disposed on the insulating layer.

				4
		*		•
	.7			
			i,	
				•
	j.			
		9		
		, *,		

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-55564

(43)公開日 平成8年(1996)2月27日


(51) Int.Cl. ⁶	識別記号 庁内整理番号	FΙ	技術表示箇所
H 0 1 J 1/30	В		
	С		
31/15	С		
H 0 5 B 33/00			
		審査請求	未請求 請求項の数3 FD (全 9 頁)
(21)出願番号	特顏平7-151157	(71)出顧人	390009597
			モトローラ・インコーポレイテッド
(22)出願日	平成7年(1995)5月26日		MOTOROLA INCORPORAT
			RED
	251415		アメリカ合衆国イリノイ州シャンパーグ、
(32)優先日	1994年 5 月31日		イースト・アルゴンクイン・ロード1303
(33)優先権主張国	米国 (US)	(72)発明者	カーティス・ディー・モイヤー
			アメリカ合衆国アリゾナ州フェニックス、
			イースト・ティストル・ランディング・ド
			ライブ4006
		(74)代理人	弁理士 本城 雅則 (外1名)
			•

(54) 【発明の名称】 電子放出制御のためのバターニングされた金属を用いたダイアモンド冷陰極

(57)【要約】

【目的】 電子放出制御のためにバターニングされた金属を用いて、抽出電極電流を大幅に低減すると共に、周囲の誘電体への電子注入を減少或いは解消する平面冷陰極電子エミッタを提供する。

【構成】 平面冷陰極電子エミッタ (30) は、比較的 平面な表面を有する基板を含み、この基板の表面に電子を放出するための低仕事関数の電子放出物質層 (34) が形成されている。電子放出物質層 (34) 上に接触導電層 (35) を配置し、それを貫通する開口 (37)を規定する。接触導電層 (35) 上に絶縁層 (38) を配置し、接触導電層 (35) 内の開口の延長上にありかつそれと周囲が整合された開口 (39) を絶縁層 (38) に規定し、絶縁層 (38) 上に導電ゲート層 (40) を配置する。接触導電層 (35) は電界電位を形成するので、放出は実質的に開口 (37) の中央で起こる。



【特許請求の範囲】

【請求項1】平面冷陰極電子エミッタ(30)であっ て:比較的平面な表面を有する基板(33);前記基板 表面に支持され、電子を放出する低仕事関数電子放出物 質層(34);前記低仕事関数電子放出物質層(34) 上に配置され、開口(3-7)が規定された接触導電層 (35);前記接触導電層(35)上に配置され、前記 接触導電層(35)内の前記開口(37)と実質的に周 囲が整合された開口(39)が規定された絶縁層(3 8);および前記絶縁層(38)上に配置された導電ゲ10的に周囲が整合されるように配置され、 ート層(40);から成ることを特徴とする平面冷陰極 電子エミッタ (30)。

【請求項2】平面電子エミッタ(30)を有する電界放 出秦子(32)であって:光学的に透明な面板構造体 (42) と離間された関係で位置付けられた電子エミッ 夕(30)であって、

電子を放出する電子放出物質層(34)、

前記電子放出物質層(3 4)上に配置され、開口(3 7) が規定された導電接触層 (35)、

前記導電接触層(35)の上側に位置する関係で配置さ 20 れ、実質的に前記接触導電層の開口と同一の広がりを有 しかつ前記開口と周囲が整合された開口(39)が規定 された絶縁層(38)、および前記絶縁層上に配置され る導電ゲート層(40)であって、実質的に同一の広が りを規定する開口(4 1)を有し、前記開口(4 1)は 前記導電層および前記絶縁層における前記開口と周囲が 整合された導電ゲート層(40)を含む前記電子エミッ 夕(30);ならびに主面を有し、その上に透明面板 (43)と陰極ルミネセンス物質(44)とが形成され た、光学的に透明な面板構造体(42)であって、前記 30 光学的に透明な面板(42)の主面は前配導電接触層、 前記絶縁層、および前記電子放出物質層に対向する前記 導電ゲート層を貫通して規定された開口(41,39, 37) の上側に位置する前配面板構造体;から成ること を特徴とする電界放出素子。

【請求項3】平面電子エミッタ(60)を有する電界放 出秦子(100)であって:主面を有し、透明面板(1 0 1) 、陰極ルミネセンス物質 (1 1 1) および導電陽 極(110)を含む光学的に透明な面板構造体;前記面 板構造体の前記主面上に配置され、開口(103)が規 40 定され、該開口(103)が間空領域を規定する、間空 絶縁層(102);電子エミッタ(140)であって、 電子を放出する電子放出物質層(106)、

前記電子放出物質層(106)上に配置された導電接触 層(107)、

全体的に前記導電接触層(107)の上側に位置付けら れる関係で配置された絶縁層(108)、

前記絶縁層(108)上に配置された導電ゲート層(1 09)を含み、

絶縁層(108)、および前記導電ゲート層(109) を貫通して規定された少なくとも1つの開口(142) を有する電子エミッタ(140);から成り、

前記電子エミッタ(140)は、前記導電ゲート層(1 09) が前記導電陽極(110)と前記電子放出層(1 06) との間に介在するように、前記間空絶縁層(10 2)上に配置され、かつ前記電子エミッタ(140)を 貫通して規定された開口(142)が前記間空絶縁層 (102) を貫通して規定された開口(103)と実質

前記電子エミッタ(140)を貫通して規定された開口 (142) および前記間空絶縁層 (102) を貫通して 規定された開口(103)の吸引時に、前記電子放出物 質層(106)によって放出された電子が、前記間空領 **城の範囲を横切り、前記陰極ルミネセンス物質(1 1** 1) からの光子の放出を励起するように配置された前記 電子エミッタ(140);から成ることを特徴とする電 界放出素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般的に冷陰極電子放出 素子(cold cathode emission devices)に関し、特にダ イアモンド物質を用いた電子エミッタ(electron emitte r)および低仕事関数(work function)物質を用いた同様 のエミッタに関するものである。

[0002]

【従来の技術】冷陰極電子エミッタは、主に電界放出素 子(field emission device)を含み、これは、先端表面 における電界を高めて十分に電子を引き出す(draw off) 即ち放出するために、元来非常に鋭い先端を必要とする ものであった。一般的に、抽出電極(extraction electr ode) は先端を含む面内に形成され、この先端を完全に包 囲して、チップと抽出電極との間に抽出電位を与えるよ うに配置される。これらの素子に伴う主要な問題は、非 常に鋭い先端の製造が難しいことである。更に、一旦チ ップを製造すると、電界放出素子を動作させるに連れ て、チップが劣化する即ち粒子(particle)を失う傾向が ある。

【0003】これらの問題を解決するために、エミッタ に低仕事関数物質を利用しようとする動きがある。 ダイ アモンド・エミッタを利用する場合のように、場合によ っては、合理的な電位の印加で必要とする電子放出量を 確保しつつ、エミッタを事実上平面構造とすることもで きる。かかる構造の例は、"Blectron Device Employing a Low/Negative Electron Affinity Electron Source" と題され、本願と同一譲受人に譲渡された米国特許第 5,283,501号に開示されている。 [0004]

【発明が解決しようとする課題】これら低仕事関数素子 前記電子エミッタは、前記導電接触層(107)、前記 50 においても、抽出格子電流(extraction grid current)

が多すぎるという問題が存在する。鋭い先端を用いる場合、放出は自動的にエミッタの中央で行われので、電子流が陽極/スクリーンに衝突する前に、それを合焦させればよい。平面エミッタを用いる場合、電界内のどこででもその表面から電子を放出し得るので、結果的に放出電子の大部分が直接抽出電極に流れる。抽出電極に電流が流れると、素子の効率および動作特性を大きく低下させることになる。

【0005】したがって、上述の従来技術の欠陥の少なくともいくつかを克服する平面冷陰極放出素子が必要と 10されている。

【0006】本発明の目的の1つは、電子放出制御のためにパターニングされた金属を用いた新規で改良された冷陰極電子エミッタを提供することである。

【0007】本発明の他の目的は、抽出電極電流を大幅 に低減した、新規で改良された冷陰極電子エミッタを提 供することである。

【0008】本発明の更に他の目的は、誘電体したがって素子のプレークダウン(breakdown)を低下させる新規で改良された冷陰極電子エミッタを提供することである。

【0009】本発明の更に他の目的は、周囲の誘電体への電子注入を減少或いは解消する新規で改良された冷陰 極電子エミッタを提供することである。

【0010】本発明の更に他の目的は、動作特性および 効率を改善した、新規で改良された冷陰極電子エミッタ を提供することである。

[0011]

【課題を解決するための手段】上述のおよびその他の問題の解決、および上述のおよびその他の目的の実現は、比較的平面な表面を有する基板と、この基板表面上に支持され、電子を放出する低仕事関数電子放出物質とを含む、平面冷陰極電子エミッタによって達成される。電子放出物質層上に接触導電層を配置し、それを貫通する開口を規定する。接触導電層上に絶縁層を配置し、実質的に接点導電層の開口の延長上にありかつ周辺が整合された関口を規定する。更に、絶縁層上に導電ゲート層を配置する。接触導電層は、実質的に開口の中央で放出が生じるように、電界電位(field potential)を形成する。

[0012]

ネセンス物質層(cathodoluminescent material layer) のような物質層22および導電陽極層23が付着された透明スクリーン21を含む。

【0013】 層14 (陰極) に対して十分な正電圧を陽極23に印加すると、層14から電子が放出され、陽極23に衝突し、結果的に層22から光子 (光) が放出される。層14上に誘電体即ち絶縁層15および導電ゲート層18を配置すると、ゲート層18の電圧を変調することによって、層14の表面における電界を制御することができる。したがって、ゲート層18は電子放出を制御し、トライオード型(triode type)の素子が形成される。典型的に、陽極/陰極バイアスによる電界は、層14から電子を放出させるのに必要なパイアスよりも小さい。

【0014】トライオード素子のコンピュータ解析によって、放出プロセスは少なくとも指数関数的に熱電子的(thermionic)であり、フォーラーノルドハイム(Fowler-Nordheim)に近似することが示される。これは、表面電界への依存性において単一の指数関数よりも更に鋭い(steep)ものである。したがって、層14の表面に沿った空間電界強度特性に小さな変化があると、空間電子放出率(spatial electronemission rates)に大きな変化が生じることになる。

【0015】開口17の直径D、絶縁層15の厚さh=Dとした図1の構造では、図2に示すように、層14の表面電界はゲート(層18)の縁で最大となり、開口17の中心で落ち込む(slump)。図2を参照すると、図1の構造における空間電界強度を対位置Pの関係がグラフで示されており、開口17の緑で電界強度の破壊(break)が生じている。図示した具体的な実施例では、開口17の中心における電界強度量の落ち込みは約3%である。電界は層18の縁で最大となり、放出電流を層18に集中させ、放出される電子の殆どを層18に集めるため、その結果ゲート電流が高くなると共に電界放出素子12の動作は非効率的となる。

【0016】図1の構造における別の問題は、層18を
ダイアモンドで形成する場合、一般的に二酸化シリコン
(SiO2)の絶縁層15と直接接触することである。C
apacitance-Voltage Measurements on Metal-SiO2-Diam
ond Structures Fabricatedwith (100)- and (111)- Or
iented Substrates", IEEE Transactions on Electron
Devices, Vol. 38, No, 3 (1991年3月)において
Geis et al.によって指摘されたように、ダイアモンド
はSiO2内に効果的に電子を注入することができる。
MOSFETやEPROMにおいて熱電子の信頼性問題
によって示されたように、ある時間にわたる電荷の注入
は、誘電体が結果的に破壊される(通電する)原因とな
る。したがって、図1の電界放出素子12には、固有の
信頼性問題がある。

【0017】次に図3を参照すると、本発明による電界 放出素子32内に組み込まれた平面冷陰極電子エミッタ 30の実施例の部分的側面概略図が示されている。 エミ ッタ30は、例えば、ダイアモンド、ダイアモンド状炭 素物質、非結晶性ダイアモンド状炭素物質、窒化アルミ ニウム物質等のような、表面仕事関数が約1.0電子ボ ルト未満の電界放出物質のような、低仕事関数物質層3 4 が表面に配置された基板 3 3 を含む(本開示では、 「配置(disposed)」という用語は、蒸着(vapor deposit その他の形成による、層の形成を意味する)。また、層 34は、例えば、金属または安定物質(ballast materia l)およびダイアモンド等の二重層(bilayer)のような複 数の層を付着したり、金属、安定物質およびダイアモン ドの三重層(trilayer)等でも形成可能であることは理解 されよう。

【0018】金属、高濃度にドープされた半導体物質等 のような導電接触層35を層34の表面に配置する。接 触層35をパターニングしてそれを貫通する開口37を 規定する。絶縁層38を層35上に配置し、それを貫通 20 されよう。 する開口39を規定する。一般的に、絶縁層38は、二 酸化シリコン(SiO2)のような酸化物で形成され る。導電層40を絶縁層38上に配置し、電界放出素子 32の抽出ゲートを形成する。導電層40をパターニン グしてそれを貫通する開口41を規定する。層35を貫 通する開口37、層38を貫通する開口39、および層 40を貫通する開口41は、実質的に同一の広がりを有 し(coextensive)、層34,38,40を貫通する1つ の連続開口を形成するように周囲が整合されている。場 合によっては、開口37,39,41の縁は、パターニ 30 ング、エッチング等の誤差のために、周囲が僅かにずれ ることがあるが、かかる誤差は「実質的」同一の範時に 属するものとする。本実施例では、開口37,39,4 1も断面が円形であり同心状に整合されているが、特定 用途では他の形状も採用可能であることは理解されよ う。

【0019】光学的に透明な目視スクリーン構造体42 は、透明スクリーン43を含み、その上に陰極ルミネセ ンス物質層のような物質層44と導電陽極層45とが形 成されている。場合によっては、層44を導電性物質で 40 形成するか、或いは層44に導電性物質を含ませること によって、電荷を表面から遠ざけるように導く陽極とし て作用させる。また、場合によっては、陰極ルミネセン ス物質層が良く導電しないため、付加導電物性質層を設 けることもある。本実施例では、層45は透明でなけれ ばならず (例えばIT〇等) 、透明スクリーン43の表 面に付着され、更に陰極ルミネセンス物質層44が層4 5 の表面に付着される。この構成によって、速度の低い 電子が層45を通過して層44に到達する必要がなくな

なる (約<3kv)。

【0020】図3の具体的な構造では、全体的に図4に 示すように、開口37,39,41の直径および絶縁層 38の厚さがhの場合、層34の表面電界はゲート(層 40)の中央で最大となり、開口37の縁でゼロに低下 する。図4は、図3の構造における、垂直方向の空間電 界強度と位置Pとの関係を表わすグラフである。

【0021】本発明の具体的実施例では、層34をダイ アモンド状炭素で形成し、接触層35を金属で形成し、 ion)、エピタキシャル成長またはその他の成長、或いは 10 絶縁層38を二酸化シリコン(SiO2)で形成する。 絶縁層38の厚さをh=Dとし、接触層35の厚さをh の20%とした場合、図4に示すように、層34の表面 に軸対称放物線状電界分布(centered parabolic field distribution)が得られる。したがって、平面冷陰極電 子エミッタ30の放出電流は、開口37,39,41に よって形成される開口の中心に集中する。この新たな電 界プロファイルが形成される理由は、接触層35のため に垂直方向電界分布が層34表面上の開口37の縁でゼ 口となることを認識することによって、最も容易に理解

【0022】接触層35の厚さを変化させることによっ て、電界特性の形状が変化する。即ち、接触層35を厚 くするに連れて、電界特性のピークが先鋭化し、接触層 35を薄くするに連れて、平面的な電界特性になるが、 軸対称の形状は変わらない。また、接触層35を厚くす ると、表面層34が遮蔽されるので、電界ピーク値も減 少する。絶縁層38の厚さh、接触層35の厚さ、およ び開口37の直径Dに対する通常の合理的な値は、D= h=1ミクロン、接触層3.5の厚さは0.2ミクロン、 そしてゲート (層40) の厚さは0.2ミクロンであ る。

【0023】図5を参照すると、トライオード型電界放 出素子50(図3の電界放出素子32に類似する)を模 した半断面図が、コンピュータ・シミュレーションによ って描かれている。このコンピュータ・シミュレーショ ンでは、表面51が、導電層52、誘電体層53および その上に配置されたゲート層54から成り、これらを貫 通する開口55が規定されたエミッタとして機能する。 シミュレーション境界(simulation boundary)56 (光 学的に透明な目視スクリーン構造体42を表わす)が、 表面51から約4ミクロンに位置付けられる。層52, 53,54の半分が、それを貫通して規定された閉口5 5 の半分と共に示されている。シミュレーション境界 5 6の上にある数字(legend)は、開口55の中心からの距 離をミクロンで示すものである。一群の線57は等電位 線であり、一群の破線58は電子の経路、即ちシミュレ ーション境界56への軌道を示す。

【0024】図3の電界放出素子32の別の特徴が、図 5 のコンピュータ・シミュレーションに描かれている。 るので、スクリーン・パイアスを低くすることが可能と 50 このシミュレーションは、接触層(contact layer) 3.5

10

7

(周52) の存在に起因する電子軌道の変更即ち合無(focusing)を示している。接触層35がないと、電子の軌道は発散し、ゲート開口41を出て拡散する(図示せず)。接触層35の縁における垂直方向電界は接触層35によってゼロにされているので、接触層35の合焦効果は、電界遅延(field retardation)による電界線の歪み(warping)によるものである。

【0025】図3の電界放出素子32の他の特徴は、接触層35がダイアモンド層34と絶縁層38(二酸化シリコンS1O2で形成される)との間に挟持され、ダイアモンドから二酸化シリコンへの電子の注入を防止することである。電子の誘電体への直接注入を防止することによって、注入によって引き起こされる信頼性の問題を解消することができる。

【0026】次に図6を参照すると、本発明による電界 放出素子62に組み込まれた平面冷陰極電子エミッタ6 0の他の実施例の部分的側面概略図が示されている。エ ミッタ60は基板63を含み、この基板63の表面に金 属、高濃度にドープされた半導体物質等のような導電性 物質層62が配置されている。層34について上述した ものと同様の、低仕事関数物質層64を層62の表面に 配置する。導電接触層65を層64の表面に配置し、そ れを貫通する開口を規定する。層65上に絶縁層68を 配置し、それを貫通する開口を規定する。 絶縁層68上 に導電層70を配置し、電界放出素子62の抽出ゲート を形成し、それを貫通する開口を規定するようにパター ニングを行う。層65、層68および層70を貫通する 開口は実質的に同一の広がりを有し、層65.68.7 0によって完全に包囲された1つの連続開口71を形成 するように、同軸状に周辺が整合されている。光学的に 30 透明な目視スクリーン構造体72は透明スクリーン73 を含み、その上に、陰極ルミネセンス物質層のような物 質層74と導電層75とが形成されている。本実施例で は、層75が層74 (陽極接点を形成する)を被覆して

【0027】電子エミッタ60の接触層65は、実質的に上述の図3の電子エミッタ30の層35のように動作する。導電層62を付加したために、低仕事関数物質層64との接触が強化され、導電性したがって電子放出の改善が図られる。

【0028】次に図7を参照すると、本発明による平面 画像表示装置100の実施例の部分的側面機略図が示されている。実質的に光学的に透明な目視スクリーン構造 体は、透明スクリーン101を含み、その上に陰極ルミ ネセンス物質層のような物質のエネルギ変換層111と 導電陽極層110とが付着されている。この具体的実施 例では、導電陽極層110上に間空(interspace)絶縁層 102を配置する。間空絶縁層には、これを貫通する間 空開口103が規定されており、この開口が間空領域を 規定する。間空開口は全体的に円形の断面で形成され、 間空絶縁層102によって包囲されている。

【0029】複数の電子エミッタを電子放出基板104 によって規定する。この電子放出基板104には、導電 層105と、電子を放出する電子放出物質層106とが 配置されている。導電接触層107を電子放出物質層1 06の表面上に配置し、それを貫通する開口を規定す る。基板絶縁層108を接触層107上に配置し、接触 **層107を貫通する関口と同一の広がりを有しかつ同軸** 状に整合された閉口を規定する。導電ゲート層109を 基板絶縁層108上に配置し、接触層107を貫通する 開口と同一の広がりを有しかつ同軸状に整合され、ゲー ト層109を貫通する開口を規定する。層107、10 8,109を貫通する個々の開口は合体して連続放出開 口142を形成する。図7に示す実施例では、放出開口 142が間空開口103の延長上にあり、間空開口10 3と実質的に一致するように、電子エミッタ140の導 電ゲート層107を間空絶縁層102上に配置する。ま た、絶縁空間143が導電ゲート層109を部分的に分 離することにより、導電ゲート層109を全体的にリン グ状の部分に分割し、各リング状部分が基板開口142 の円周を実質的に囲むようにする。同様に、絶縁空間1 44によって層105, 106, 107を別個のリング に分離する。個々の電子エミッタを制御するために、種 々のリング状部分の行または列を電気的に接続する。

【0030】再び図7を参照すると、多数の電気ボテンシャル源162,164,166が図示されており、各々画像表示装置の1つ以上の素子に動作可能に接続されている。この説明のために例としてのみあげれば、電気ボテンシャル源162,164,166の各々は、接地電位のような基準電位に動作可能に接続することができる。しかし、これは動作の限定を意味する訳ではない。第1電気ボテンシャル源162は、導電ゲート層109と基準電位との間に動作可能に接続される。第2電気ボテンシャル源164は、導電陽極110と基準電位との間に動作可能に接続される。第3電気ボテンシャル源166は、電子放出物質層106を挟持する導電層105/107と基準電位との間に動作可能に接続される。

【0031】上述の画像表示装置の動作の間、電子放出物質層106から放出される電子は、基板開口142および間空開口103の領域を横切り、陽極ルミネセンス層111に入射し、ここで電子が光子の放出を励起する。電気ポテンシャル源162は電気ポテンシャル源166と共に、電子の放出を制御するように機能する。電気ポテンシャル源164は、引力ポテンシャル(attractive potential)を発生して、間空開口103内に必要十分な電界を形成すると共に、放出された電子を捕獲する。 画素アレイの所望部分に電気ポテンシャル源162,166を選択的に印加し、電子放出物質層106の連携する部分からの電子放出を制御可能とする。このように電子放出を制御することによって、面板(faceplat

50

e) 101を通じて観察可能な所望の画像または複数の画 像を得ることができる。

【0032】本発明による平面画像表示装置100°の 別の実施例の部分的側面概略図を図8に示す。図8で は、図7において既に記載した構造には同様の参照番号 を付け、全ての番号にダッシュを付加して、異なる実施 例であることを示す。図8に詳細に示されているよう に、間空絶縁層102'は、積層された複数の絶縁層1 50'-153'から成り、これらの内いくつかの表面 には、例としてのみあげれば、モリブデン、アルミニウ 10 造を比較的容易にする。 ム、チタン、ニッケル、またはタングステンのような導 電層154'-156'がそれぞれ配置されている。し たがって、個々の導電層154'-156'は、隣接す る絶縁層150′-153′間に挟持されている。図8 は4層の絶縁層を含み、その間に3層の導電層が挟持さ れているが、これ以下または以上のかかる導電層および /または絶縁層を用いて間空絶縁層102を実現するこ とは予測できる。更に、絶縁層150′-153′のい くつかまたは全ては、導電層をその上に配置せずに形成 することも予測できる。

【0033】また、図8には、導電層、ここでは代表例 として導電層154、と基準電位との間に動作可能に接 続された、電圧源のような電気ポテンシャル源168. も示されている。電気ポテンシャル源168′は、間空 開口103′内の電界に所望の変更を加え、エネルギ変 換層111′に移動中の放出電子の軌道に影響を与える ように選択される。望ましければ、図示していない他の 電気ポテンシャル源を、他の導電層155′, 156′ において同様に用いることもできる。

【0034】次に図9を参照すると、本発明による電界 30 放出素子32~に組み込まれる平面冷陰極電子エミッタ 30°の更に他の実施例の部分的側面概略図が示されて いる。図9の構造は図3の構造に類似しており、同様の 構成要素は同様の番号で表し、全ての番号にダッシュを 付けることによって異なる実施例であることを示す。エ ミッタ30′は基板33′を含み、その表面上に低仕事 関数物質層34′が配置されている。 先に説明したよう に、層34'は、基板上に金属および/または安定物質 およびダイアモンド等の複数の層を配することによっ て、形成することができる。

【0035】導電接触層35′を層34′の表面上に配 置する。接触層35′をパターニングして、それを貫通 する開口37~を規定する。絶縁層38~を層35~上 に配置し、それを貫通する開口39'を規定する。導電 層40′を絶縁層38′上に配置し、電界放出素子3 2'の抽出ゲートを形成する。導電層40'をパターニ ングして、それを貸通する開口41'を規定する。層3 5'を貫通する開口37'、層38'を貫通する開口3 9'、および層40'を貫通する開口41'は実質的に 同一の広がりを有し、周囲を整合して1つの連続開口を50を示すグラフ。

形成する。

[0036] 図9には開口37',39',41'の一 方の縁しか示されていないが、他方の縁も「遠くに(far away)」存在するので、互いの電界分布を変えることは ない。開口37′,39′,41′は大きな円形断面を 有してもよいが、これらを細長チャンネル等としてもよ い。事実上分離している開口37',39',41'の 縁によって、比較的大きな形成(例えば、リソグラフィー /パターニングによる)を可能とすると共に、構造の製

10

【0037】光学的に透明な目視スクリーン構造体4 2'は透明スクリーン43'を含み、その上に、陰極ル ミネセンス物質層のような物質層44′と透明導電陽極 層45′とが形成されている。本実施例では、層45′ を透明スクリーン43'の表面上に配し、陰極ルミネセ ンス物質層44.を層45.の表面上に配することによ り、スクリーン・パイアスの低下が可能となる。

【0038】図9の構造に対する電界分布のシミュレー ションを図10のグラフに示す。ここでは、垂直方向空 間電界強度 ϵ と図 9 の構造における位置 P との関係をプ ロットした。層34°の表面における電界分布によっ て、層40'(ゲート)の縁から遠いところで電子放出 が生じる。軌道シミュレーションが示すのは、軌道は分 散する、即ち合焦しないが、放出電子はゲートには達し ない(miss)ということである。これに類似する実施例に おいて放出電子を合焦するには、例えば、図8に示した 構造に似た構造では、1層以上の導電層154′-15 6'を利用すればよい。

【0039】以上、電子放出制御にパターニングされた 金属を用いる、新たな改良された冷陰極電子エミッタが 開示された。この新たな改良された冷陰極電子エミッタ の新規な構造のために、周囲の誘電体への電子注入は減 少または解消され、抽出電極電流は大幅に低減される。 また、周囲の誘電体への電子注入を減少することによっ て、誘電体即ち素子のブレークダウンを大幅に低下さ せ、素子の信頼性を格段に向上させることになる。ま た、前記新たな改良された冷陰極電子エミッタの新規な 構造は、動作特性および効率も向上させるものである。 先の利点に加えて、前記新たな改良された冷陰極電子エ 40 ミッタは、遠隔に配置された陽極において電子ピームを 自動的に合焦する機能を組み込むことにより、表示装置 等におけるエミッタの使用を改善することができる。結 果的に、電子放出層と陰極ルミネセンス層との間に別個 の支持用スペーサを用いない、構造的に堅牢(sound)な

【図面の簡単な説明】

画像表示装置が開示された。

【図1】平面電界放出表示装置の実施例を表わす部分的 側面概略図。

【図2】図1の構造における空間電界強度対位置の関係

11

【図3】本発明による平面電界放出表示装置の一実施例を表わす部分的側面概略図。

【図4】図3の構造における空間電界強度対位置の関係を示すグラフ。

【図5】図3の構造の断面の半分をコンピュータ・シミュレーションで簡略化して示すグラフ。

【図6】本発明による平面電界放出表示装置の他の実施例を表わす部分的側面概略図。

【図7】本発明による平面電界放出表示装置を縮小し大幅に簡素化して示す部分的側面概略図。

【図8】本発明による他の平面電界放出表示装置を縮小 し大幅に簡素化して示す部分的側面概略図。

【図9】本発明による平面電界放出表示装置の更に他の 実施例を表わす部分的側面概略図。

【図10】図9の構造に対する電界強度のシミュレーション結果を示すグラフ。

【符号の説明】

10,30,30' 平面冷陰極電子エミッタ

12, 32, 62 電界放出素子

13, 33, 33', 63 基板

14, 34, 34', 64 低仕事関数物質層

15,38,38',68,150'-153' 絶縁

17, 37, 37', 39, 39', 41, 41', 5 5 開口 18, 40, 40', 52 導電層

20,42,42' 目視スクリーン構造体

22, 44, 44' 陰極ルミネセンス物質層

12

23, 45, 45', 110 導電陽極層

35, 35', 65, 107 導電接触層

40, 70, 105, 154'-156' 導電層

43, 43', 73, 101 透明スクリーン

50 トライオード型電界放出素子

53 誘電体層

10 54 ゲート層

71 連続開口

101 面板

102, 102' 間空絶縁層

103 間空開口

104 電子放出基板

106 電子放出物質層

108 基板絶縁層

109 導電ゲート層

111 エネルギ変換層

20 140 電子エミッタ


142 連続放出開口

143 絶縁空間


162, 164, 166, 168' 電気ポテンシャル


源


【図1】



[図2]







THIS PAGE BLANK (USPTO)